SK海力士正在开发一种在固态硬盘控制器中布置100个以上小型处理器的架构，称其可同时降低处理器功耗和缩小芯片面积，以应对下一代存储接口和人工智能负载带来的数据传输压力。

据TechRadar报道，SK海力士副总裁Koo In-je在近期举行的国际SoC设计会议上介绍了这一名为H-TPU（Hynix Transaction Processing Unit）的设计。他表示，目前SSD控制器内的通用CPU在功耗和面积上已接近极限，SK海力士因此开发H-TPU，以高效处理常见的输入输出传输路径。

传统SSD控制器由通用处理器同时承担读写数据、更新元数据、控制缓冲等例行操作与复杂任务。报道指出，随着存储接口速度提升，这些工作量增加，往往需要增加处理器核心，进而扩大控制器面积并推高耗电。H-TPU的思路是把重复性操作从复杂处理中分离，由大量专用核心各自承担单一职责。

按照SK海力士公布的数据，每个H-TPU占用的芯片面积仅为通用CPU核心的4%，功耗约为后者的2.5%。该架构采用四级流水线和顺序执行方式，公司认为这适合反复出现的存储操作。控制器不会让所有处理器持续运行，而是按每个进入的请求开启所需单元，把其余处理器置于空闲状态。错误恢复、异常管理和存储策略决策等复杂功能，仍由通用CPU核心负责。

在应用规划上，SK海力士打算把H-TPU用于即将推出的企业级SSD控制器及其Storage Next架构，并计划与预计明年进入市场的高带宽闪存（HBF）配合使用。Storage Next针对更新一代AI模型产生的更小数据请求设计，可处理512字节及以下的交易，相当于传统4KB数据单元的八分之一，使存储系统能够访问更细粒度的信息。

报道称，包括PCIe 6.0、7.0和8.0在内的未来接口预计将进一步提高传输速度，对存储控制器提出更高要求。把重复处理分散到众多小核心，可能有助于在需求增长时限制功耗和芯片面积的扩张。SK海力士还计划将该技术扩展至其AIN存储产品线，涵盖AIN P、AIN B和AIN D三个产品系列。

SK海力士尚未披露H-TPU何时进入具体商用产品，也没有量化其对SSD整体性能的影响。