据雷峰网9月16日报道，OpenAI自研芯片项目正按“量产一代、研发一代、预研一代”节奏推进，第一代Jalapeño计划今年年底前开始部署，第二代已深入开发，第三代开始成形。第一代从初始设计到流片用时9个月，AI参与部分设计、验证和调试，博通提供硅实现、网络互连和接口IP等工程能力，业内讨论设计周期能否压缩至6个月。

OpenAI自研芯片野心至少可追溯至2023年。奥尔特曼曾想推动30多座晶圆厂建设，但成本和周期令这家并非Fabless的模型企业转向围绕自家模型和推理服务定义芯片。AI已参与“小辣椒”的实现方案探索、“设计—测量—验证”循环、部分算术电路优化，并参与回片后的调试和编程。

多位产业链从业者向雷峰网指出，博通成熟的硅实现、网络互连、接口IP及工程体系，为OpenAI省去大量从头搭建底层能力的时间；这些私有知识体系不会随通用大模型能力变强自动转化为OpenAI自身能力。某芯片企业产品总监陆吉年认为，AI作用仍不容小觑，第一代意义在于跑通AI参与芯片设计的工作流，一旦复用，下一代不必重新摸索。他称，从“小辣椒”复杂度看，9个月已“很不错”，OpenAI完全有能力实现6个月设计周期。

据雷峰网报道，OpenAI披露最明确的是AI已进入RTL（寄存器传输级）环节，即在架构确定后参与把想法写成描述数字电路代码的过程。前端设计验证工程师穆洋估算，9个月比没有AI辅助的设计快约半年。但9个月只覆盖设计全流程部分环节，加上前期需求定义、架构规划及后续制造、调试与部署，定制ASIC落地仍需以年为单位。

穆洋称，同一RISC-V CPU开发项目中，过去需两名有经验工程师约4个月完成的单元测试验证，如今她一人约3周完成闭环，节省超100天，效率提升80%。英伟达今年公开披露，已将Cadence的AI Agent用于RTL验证，过去5周工作如今不到一天；Cadence人员称Altera、高通、Tenstorrent等已部署类似Agent，Altera称部分验证工作量压缩至约原来十分之一。陆吉年称，GPT-6 Astra已能完整读波形，AI介入范围从写电路延伸至电路摆放和连接。

即使局部提效，芯片完整开发周期与模型迭代速度之间仍有时间鸿沟。初代“小辣椒”从2024年10月底项目被公开报道，到OpenAI计划2026年底前初步部署，中间横跨约26个月。大模型从业者Jim认为，只有当AI Agent将整条开发链条压缩至18个月左右，自研ASIC才具真正商业吸引力；与模型月级更新相比，芯片设计仍需以年为单位提前布局。

模型更新并不意味着硬件推倒重来。Jim解释，同个模型换权重、部分计算方式调整或矩阵大小排列变化，通常可通过Kernel、编译器和调度适配。真正头疼的是原本匹配好的算力、内存和通信比例可能不再适合下一代模型。MoE从稠密结构转向后，基础计算未全变，但数据在不同专家、不同芯片间流动，通信和存储压力可能变大；Attention算子结构、Token串并行生成也可能改变存储、带宽和算力比例。OpenAI透露，“小辣椒”早期曾考虑更偏Decode，最终选择同一芯片同时支持Prefill和Decode，把调整空间留给软件。

无论软硬件如何被AI加速，最终决策仍离不开人类。Novasilicon创始人李林阳指出，AI表现优异的仍是RTL代码实现等边界清晰任务，越往顶层架构与规格定义走，Agent越难介入，因为人类架构师自身也难以界定清晰边界。穆洋认为，结果验收仍需10至15年经验工程师判断，只有AI验证和判断能力成熟，才可能走到“小白也能做芯片”。文中Jim为化名。