OpenAI公布首款自研推理芯片Jalapeño的实测结果后，AI参与芯片设计的话题再度升温。据OpenAI披露，AI被用于探索实现方案、缩短设计验证循环并优化算术电路，Jalapeño从初始设计到tapeout仅用时9个月。不过，这颗芯片由OpenAI与Broadcom共同开发，并非AI独立设计完成。在近日举行的CadenceLIVE 2026期间，Cadence资深副总裁兼数字与签核事业部总经理滕晋庆给出了两个判断：AI EDA短期内有可能让芯片设计效率接近翻倍，但至少未来五年，他仍看不到只凭AI就能生成一颗可用芯片。
滕晋庆将AI带来的加速拆成两部分：一是缩短工具Runtime，二是提升工程师生产力。他估算，若两者分别减少约30%，完成相同任务的时间约为原来的49%，设计效率接近翻倍，但这不包含晶圆厂排期、板卡开发及量产等环节。Cadence副总裁、中国区总经理汪晓煜指出，客户组织架构和团队协作方式能否适配Agent，会直接影响最终效果，工具侧两倍的提升部署后可能明显打折。
真实项目中，AI EDA的提升已经显现。汪晓煜介绍，某客户一个较大的Subsystem采用传统设计验证方法约需5周，使用ChipStack后约1天完成；另一个4nm高性能CPU Core的设计收敛案例中，AI取得了接近资深工程师的结果，同时减少了人工分析日志和调整约束的时间。
在滕晋庆看来，AI跑通完整设计流程并不难，难的是让芯片有竞争力。对于结构简单的设计区域，70%至90%有机会实现自动化，但CPU、GPU、NPU以及存在严重拥塞的关键Block仍需资深工程师介入。决定芯片性能上限的往往是最困难、最依赖专家经验的10%左右。汪晓煜说，能跑通流程不等于能流片，能流片不等于能量产，能量产也不等于有商业竞争力。
从AI参与设计到全自动设计，滕晋庆认为还需跨过三道门槛。第一道是多Agent协同。多家公司内部已出现大量针对不同任务的小Agent，但困难在于如何把这些Agent组织起来协同工作。Cadence采用自上而下的研发规划，由CEO亲自推动，通过AgentStack统一统筹各类Super Agent。不过，当不同Agent给出冲突判断时，系统该相信谁，仍是技术难题。第二道是确定性验证。大模型认为结果“看起来合理”没有意义，芯片必须满足时序、功耗、面积等明确约束，特别是在3nm、2nm乃至1.4nm节点，一次模型幻觉就可能让整个设计失败。因此，Agent可以自主拆解任务，但最终仍需Tempus、Pegasus等确定性工具确认结果。第三道是经济账。滕晋庆透露，其团队今年单月的Token开销已达到相当高的水平，AI EDA的竞争已不只是哪个Agent更聪明，还要计算完成设计任务需要多少Token、能否带来足够ROI。
AI无法取代最难的10%，但工程师的工作正在变化。滕晋庆将“fully automated”定义为把重复性工作自动做对，AI首先压缩的是记忆命令、编写脚本、反复运行流程等标准化工作。工程师的时间将更多转向定义问题、做架构和PPA取舍、判断AI结果是否可信。汪晓煜强调，半导体基础知识不能省略，工程师如果不了解芯片设计本身，就无法判断AI的结果，更无法挑战AI并完成最终决策。会使用Agent只是起点，能够挑战Agent，才是从新人走向资深工程师的新路径。
工程师越来越看不见工具，EDA公司的商业模式也在发生变化。过去客户按工具、Feature和License采购，当AgentStack成为统一入口后，工程师面对的可能只是一句任务描述。工具不会消失，但会退到Agent背后。滕晋庆透露，Cadence管理层已在讨论Agent能力的商业化，一种可能是采用Token-based模式，按Agent带来的生产力价值收费，但还不是最终决定。汪晓煜表示，不同产品线对统一商业模式仍有不同意见，新模式推出后可能继续调整。可以确定的是，Agent业务很难完全沿用过去的License模式，EDA可能从销售工具使用权转向按用量、价值乃至结果收费。Token成本成为EDA公司的新变量，谁能用更少的Token可靠完成更复杂的设计任务，可能成为下一阶段的重要竞争力。
OpenAI的Jalapeño证明AI已进入真实芯片设计流程，Cadence的判断则揭示了另一面：从参与设计到独立做出有竞争力的芯片，仍隔着多道门槛。未来五年，AI EDA最先兑现的可能不是“无人设计芯片”，而是设计效率接近翻倍，以及工程师工作重心从操作工具转向定义问题和判断结果。AI EDA真正的拐点，不是AI独立设计芯片，而是工程师定义目标，让Agent操作整套工具链。