据雷峰网报道，华为在本周的终端创新技术沟通会上披露，其首款采用逻辑折叠技术的麒麟9050系列芯片已实现量产，麒麟9050 Pro将用于Mate 90 Pro Max。另据SiliconANGLE报道，芯片公司ScaleFlux正以控制器芯片切入，试图缓解AI数据中心中GPU外部内存与存储的瓶颈。
逻辑折叠改变的是芯片布局方式。按华为的解释，团队采用三维视角，把多颗Die作为一个完整芯片协同设计，按逻辑关系分层布局，再用密集的垂直互连连接，原本沿平面绕行的数据因此获得更短传输路径。这对应华为提出的韬定律，即压缩信号传播与计算等待时间。华为半导体业务无线终端芯片产品管理部部长徐松余介绍，麒麟9050系列的互连规模超过5000万混合键合、超过500万有效信号互连，顶层金属间距为720纳米，这一代混合键合间距做到1.5微米。华为称，混合键合间距与顶层金属间距的比例小于3，是实现有效逻辑折叠的重要条件。华为公布的晶体管密度提升53.5%，但沟通会没有给出对应的等效制程结论。
性能方面，华为公布的数据显示，对比搭载麒麟9030 Pro的Mate 80 Pro Max，搭载麒麟9050 Pro的Mate 90 Pro Max的CPU主频提升12.7%、性能提升25%，GPU性能提升40%、功耗降低45%，NPU算力提升140%、功耗降低66%。徐松余说，CPU核心与L1、L2 Cache之间存在典型关键路径，逻辑折叠让相关电路在上下两层布局并通过混合键合连接，获得提升频率的空间。
端侧AI是麒麟9050系列的另一个落点。芯片采用多级存算协同，把参与计算的热专家加载到DDR，不参与当前计算的专家保留在Flash，配合低比特量化，在新增占用不到2.5GB内存的情况下运行30B MoE大模型。影像方面，麒麟9050系列的AI ISP在ISP内部引入像素专用NPU，与外部通用NPU协同，华为称处理时延可控制在16.7毫秒以内，对应4K 60帧视频每帧的时间预算。显示方面，Mate 90系列的第二代灵珑屏采用双层OLED，由麒麟SoC与显示驱动芯片共同完成低亮度下的校准补偿。
华为终端BG CTO李小龙在会上介绍了终端侧技术进展。2025年华为研发投入1923亿元，研发费用率21.8%；2016年至2025年累计研发投入13820亿元。徐松余透露，下一代麒麟2027芯片已经在华为手上，目前所有测试结果都符合预期。逻辑折叠的演进方向包括继续缩小混合键合间距、增加互连、让更多模块参与折叠，以及探索更多层和优化设计工具；但每代产品的层数、缓存与频率仍由产品需求决定。散热与良率仍是绕不开的工程问题，徐松余表示华为将与产业伙伴共同提升，没有一家企业可以独自解答所有的答案。
在AI数据中心一侧，ScaleFlux联合创始人兼首席执行官Hao Zhong把AI基础设施描述为分阶段的数据管道：带高带宽内存的处理器是第一阶段，外部DRAM和SSD分别是第二、第三阶段。今年该公司推出了面向这两个层级的控制器，一款用于PCIe Gen 6 SSD，一款用于Compute Express Link内存。他说，GPU和TPU性能在过去八年提升接近1000倍，数据管道必须跟上，否则无法获得足够效率。随着AI应用从训练转向推理和代理式工作负载，外部DRAM和SSD的容量、带宽与性能成为基础设施决策的中心。他对theCUBE Research的John Furrier表示，数据存储和内存正在成为未来AI的瓶颈。该访谈由ScaleFlux赞助。