据量子位报道，铭芯启睿（MemSilicon）2026年10月12日宣布，已完成基于1TnR技术路线的首代高密度、大容量RRAM芯片“泰山一号（MountTai 2026）”流片。该公司称，这是国际首款高密度、大容量1T4R 1Gb RRAM芯片完成流片，也标志着其1TnR技术从早期研究走向Gb级芯片产品化。

“泰山一号”采用28nm CMOS工艺平台和1T4R单元结构，单芯片容量1Gb，密度30Mb/mm²，访问延时小于20ns，并集成片上硬件纠错电路。铭芯启睿称，该芯片在大容量、高密度与高速读取之间实现协同，为片上高密度大容量新型非易失存储应用提供解决方案。目前该芯片已完成流片，正在推进验证。

从高性能SoC到具身智能、AI PC等智能终端，芯片需容纳更多权重、KV Cache、参数和数据，同时控制访问延迟、功耗与成本。SRAM速度快但单元面积大、密度低；嵌入式Flash随逻辑工艺微缩，集成难度增加。兼具非易失性与高密度集成潜力的RRAM，因此成为新型存储的主流技术方案之一。公开报道显示，三星、台积电、格芯等主要晶圆代工厂已将RRAM纳入先进工艺路线图，英飞凌也已为28nm节点微控制器选定RRAM方案。

RRAM通过材料电阻状态变化保存信息，断电后仍可保留数据。常见1T1R结构中，一个选择晶体管对应一个阻变存储单元。随着阻变单元尺寸缩小，选择晶体管及其连接结构所占面积成为提高密度的制约。1TnR思路是让一个选择晶体管对应多个阻变存储单元，降低平均到每个存储单元上的晶体管面积开销。铭芯启睿称其是国际首倡兼容CMOS标准工艺1TnR技术路线的引领者，技术积累源自中国科学院刘明院士团队，该团队2020年已公开28nm 1T2R RRAM研究。

“泰山一号”采用1T4R结构，即一个选择晶体管对应四个阻变存储单元。共享晶体管并不意味着密度和性能等比例增加，多个存储单元之间的非目标电流路径、读写干扰，以及不同工作条件下的可靠性，都需要通过器件、工艺和电路设计共同优化。铭芯启睿称，该芯片在电路与架构层面首次提出并验证系列自主创新技术，包括用负压设计与统一复位电路抑制阵列漏电流，降低功耗并提升可靠性；设计多电压域字线驱动电路，解耦高、低压读写路径，并以自适应保护偏置电压降低误写风险；开发片上自适应跟随读取电路，应对1TnR在Gb级容量下的读可靠性与读良率难题，并配合硬件纠错电路构建“电路自适应＋硬件纠错”的双重读保障机制。

今年9月，工业和信息化部、国家发展改革委联合发布的《电子信息制造业发展“十五五”规划》，将阻变存储器等新型存储产品以及存算一体等计算范式列入发展方向。核心团队源自中国科学院和复旦大学的MemSilicon，正围绕嵌入式存储、大容量存储及混合存算需求推进三条产品线：嵌入式RRAM IP面向显示驱动、微控制器、SSD控制器及安全芯片，已进入客户场景；高密度、大容量RRAM探索1TnR等结构、三维集成及AI推理相关存储需求；RRAM与DRAM结合的混合存算面向具身智能、AI PC及端侧推理，通过混合三维集成缩短数据搬运路径，平衡容量、带宽与能耗。